PAT-NO:

JP411178349A

DOCUMENT-IDENTIFIER: JP 11178349 A

TITLE:

PULSE WIDTH MODULATION CONTROL DEVICE

PUBN-DATE:

July 2, 1999

INVENTOR-INFORMATION:

NAME

COUNTRY

SHIMADA, YASUO

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO:

JP09334523

APPL-DATE:

December 4, 1997

INT-CL (IPC): H02M007/48, H02M003/00, H03M009/00

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a pulse width modulation control device capable of reducing the number of signal transmission lines for transferring a gate signal.

SOLUTION: A pulse width modulation control device is provided with a parallel - series conversion circuit 12 for converting a plurality of gate signals that are subjected to pulse width modulation generated based on an output instruction to a series data signal, signal transmission lines C1 and C2 for transmitting a series gate signal that is outputted from the parallel series conversion circuit 12 and a synchronizing clock signal that is synchronized to it, a series - parallel conversion circuit 14 for converting a series gate signal that is transmitted via the signal transmission line to a parallel gate signal that is synchronized to the clock signal, and organization circuits 15 and 16 for organizing a parallel gate signal that is outputted from the series - parallel conversion circuit 14 to a gate signal for each switching element.

COPYRIGHT: (C)1999,JPO

5/10/06, EAST Version: 2.0.3.0

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11-178349

(43) Date of publication of application: 02.07.1999

(51)Int.Cl.

HO2M 7/48

HO2M 3/00

H03M 9/00

(21)Application number : **09-334523**

(71)Applicant: TOSHIBA CORP

(22) Date of filing:

04.12.1997


(72)Inventor: SHIMADA YASUO

(54) PULSE WIDTH MODULATION CONTROL DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a pulse width modulation control device capable of reducing the number of signal transmission lines for transferring a gate signal.

SOLUTION: A pulse width modulation control device is provided with a parallel - series conversion circuit 12 for converting a plurality of gate signals that are subjected to pulse width modulation generated based on an output instruction to a series data signal, signal transmission lines C1 and C2 for transmitting a series gate signal that is outputted from the parallel - series conversion circuit 12 and a synchronizing clock signal that is synchronized to it, a series - parallel conversion circuit 14 for converting a series gate signal that is transmitted via the



signal transmission line to a parallel gate signal that is synchronized to the clock signal, and organization circuits 15 and 16 for organizing a parallel gate signal that is outputted from the series - parallel conversion circuit 14 to a gate signal for each switching element.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開發导

特開平11-178349

(43)公開日 平成11年(1999)7月2日


(51) Int.CL.		織別紅号	ΡI		
H02M	7/48		H02M	7/48	F
	3/00			3/00	P
H03M	9/00		H03M	9/00	A .
			審查請求	未翻求	商求項の数10 QL (全 13 页)
(21)出蝦番号		特顯平9−334523	(71)出廢人	0000030 株式会社	
(22)出版日		平成9年(1997)12月4日		神奈川県	長川崎市幸区坂川町72番地
			(72) 発明者	島田	安 堆
		•		東京都紹 府中工物	<mark>特中市東芝町1番地 株式会社東芝</mark>
		•	(74)代理人		佐藤 一雄 (外3名)

(54)【発明の名称】 パルス幅変調制御装置

(57)【要約】

【課題】 ゲート信号伝送用の信号伝送線の数を減少させ得るパルス帽変調制御装置を提供すること。 【解決手段】 ここで提案するパルス幅変調制御装置

は、出力指令に基づいて生成されたパルス幅変調された 複数のゲート信号を直列データ信号に変換する並列 ー直 列変換回路12と、この並列 ー直列変換回路12から出 力される直列ゲート信号及びこれに同期した同期クロック信号を送信側から受信側へと伝送する信号伝送線C 1、C2と、この信号伝送線を介して任送された直列ゲート信号をクロック信号と同期する並列ゲート信号に変 換する直列 ー並列変換回路14と、この直列 ー並列変換回路14から出力される並列ゲート信号を各スイッチング素干用のゲート信号に編成する編成回路15、16,5とを具備したものである。



(2)

【特許請求の範囲】

【請求項1】電力変換装置を構成する複数のスイッチング素子をパルス幅変調制御するパルス幅変調制御装置において、出力指令に基づいて生成されパルス幅変調された複数の並列ゲート信号を直列ゲート信号に変換する並列一直列変換回路と、この並列一直列変換回路から出力される直列ゲート信号及びこれに同期した同期クロック信号を送信側から受信側へと伝送する信号伝送線と、この信号伝送線を介して伝送された直列ゲート信号を前記クロック信号と同期する並列ゲート信号に変換する直列 10一並列変換回路と、この直列一並列変換回路から出力される並列ゲート信号を各スイッチング素子用のゲート信号に編成する編成回路とを具備したことを特徴とするパルス幅変調制御鉄置。

【語求項2】語求項1に記載のバルス幅変調制御装置に おいて、前記直列-並列変換回路及び前記編成回路が各 相毎に則個に設けられ、これら各相毎に設けられた直列 -並列変換回路及び編成回路が前記信号伝送線を介して 伝送された直列ゲート信号を並列に受信し、その受信し た直列ゲート信号を各相毎に信号処理して自己組のゲー 20 ト信号を再生することを特徴とするバルス幅変調副御装 置。

【語求項3】語求項1に記載のバルス帽変調制御装置において、前配直列-並列変換回路及び前配編成回路が各相毎に別個に設けられ、前記信号伝送線を介して任送された直列ゲート信号を前記各相毎に設けられた直列-並列変換回路に直列に伝送し、各相毎に信号処理して自己相のゲート信号を再生することを特徴とするバルス幅変調制御装置。

【語求項4】語求項3に記載のバルス幅変調制御装置に 30 ある。 おいて、前記送信側にデータ比較回路及び直列-並列変 換回路が備えられ、前記信号伝送歳を介して伝送された 成を5 前記直列ゲート信号を前記受信側に各相毎に設けられた 令回 複数の直列-並列変換回路を通流させた後、前記送信側 波数側 に設けられた直列-並列変換回路に帰還し、この直列- 較回 並列変換回路に帰還され並列信号に変換されたゲート信 圧指名 号を前記データ比較回路が前記送信側でもともと生成さ 結果と れたゲート信号と比較し 両者が一致するか否かをチェ をゲー ックすることを特徴とするバルス幅変調制御装置。 路46

【請求項5】請求項1に記載のパルス帽変調制御装置に 40 おいて、前記信号伝送線を介して伝送される前記直列データ信号の伝送フレームにゲート信号の誤りを検出するためのゲート信号誤り検出フレームを付加したことを特徴とするパルス帽変調制御装置。

【請求項 6 】請求項 3 に記載のバルス帽変調制御装置において、前記信号伝送線を介して伝送される前記直列データ信号の伝送フレームにゲート信号の誤りを検出するためのゲート信号誤り検出フレームを各相毎に付加したことを特徴とするバルス帽変調制御装置。

【請求項7】請求項1ないし6のいずれかに記載のパル 50 下の回路部分の詳細模成を示すものである。ゲート信号

ス帽変調制御鉄道において、前記ゲート信号がコード化 されていることを特徴とするパルス帽変調制御鉄置。

【請求項8】請求項1ないし6のいずれかに記載のパルス帽変調制御鉄廠において、前記受信側にゲート信号異常をチェックするゲート信号異常チェック回路を備えたことを特徴とするパルス帽変調制御鉄圏。

【請求項9】請求項4に記載のバルス幅変調制御装置に おいて、前記帰還ゲート信号を前記受信側の出力段に設 けられたゲート信号アンプの出力から形成する回路手段 を設けたことを特徴とするバルス幅変調制御装置。

【語求項10】語求項1ないし9のいずれかに記載のパルス幅変調制御装置において、前記ゲート信号及び前記クロック信号を重量し1本の信号伝送線で伝送することを特徴とするパルス幅変調制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電力変換装置を構成する複数のスイッチング素子をパルス幅変調制御する パルス幅変調制御装置に関する。

0 [0002]

【従来の技術】直流電力を可変電圧・可変固波数の交流電力に変換するインバータ装置や交流電力を直流電力に変換するコンバータ装置において、誘導電動機などの負荷の駆動のために、ゲートターンオフサイリスタ(GTO)やバイボーラ型MOSFET(「GBT)などのパワースイッチング素子を用いて電力変換回路を構成し、それらの素子をパルス幅変調(PWM)副御することによって可変固波数・可変電圧の出力制御を行ったり、その逆変換を行ったりすることは一般に知られているところである。

【0003】図17は周知のバルス帽変調制御装置の機 成を示すものである。可変電圧を指令するPWM電圧指 令回路1、及び可変周波数に相当する三角波のPWM周 波敦信号を発生する三角波発生回路2の各出力信号を比 較回路3に入力する。比較回路3は入力されたPWM電 圧指令と3角波PWM周波数信号とを比較し、その比較 結果として 10 又は 1 の論理信号に変換し、それ をゲート信号生成回路4に入力する。ゲート信号生成回 路4は入力された0/1の比較信号に基づいてPWMゲ ート信号を生成する回路であって、接続される負荷の相 数や仕様に応じて例えば3組の2レベルゲート信号や3 レベルゲート信号を出力する。このゲート信号はゲート 信号アンプ5により、パワースイッチング素子を駆動し 得るレベルに増幅されて3相ブリッジ形インバータ6に 加えられる。インバータ6は図示していない直流電源か ちの直流電力をPWM変調された3相交流に変換し、そ れにより図示していない例えば3相誘導電動機を可変速

【①①①4】図18は図17のゲート信号生成回路4以下の回路銀分の詳細構成を示すものである。ゲート信号

生成回路 4 及びゲート信号アンプラはU, V, W 各相毎 に設けられており、したがって、ゲート信号生成回路4 はU組ゲート信号生成回路4U、V組ゲート信号生成回 路4√、及び▽組ゲート信号生成回路4▽からなり、ゲ ート信号アンプ5も同様に各相毎のゲート信号アンプ5 U、5V、5Wからなっている。後述のごとくインバー タ6が各相毎に4組のスイッチング素子を備えているの に対応して、ゲート信号生成回路 4 U、4 V、4 Wは各 スイッチング素子毎に4つのゲート信号を生成し、それ

に対応してゲート信号アンプ5 U, 5 V, 5 Wとの間を 10 各相毎に4本の信号伝送線によって接続している。 【0005】インバータ6は一例として3レベル3相ブ リッジインバータが示されており、直流電源端子P、N 間に直列接続の2組のコンデンサCP、CNを備え、そ の中間接続点が後述の各組アームに接続された2組のダ イオードの各中間接続点に接続される。U, V. W各相 のアームは直流電源幾子P、N間にそれぞれ直列に接続 された4組のスイッチング素子、すなわちU相アームは スイッチング素子U1~U4、V相アームはスイッチン グ索子V1~V4、W相アームはスイッチング索子W1 20 ~₩4からなっている。素子U1, U2の接続点と素子 U3、U4の接続点との間に直列接続の2組のダイオー FUP, UNが直流電源に対し逆極性にして接続され、 同様に、素子V1,V2の接続点と素子V3,V4の接 統点との間にダイオードVP、VNが接続され、素子W 1、W2の接続点と素子W3, W4の接続点との間にダ イオードWP、WNが接続されている。各相アームの中 間接続点、すなわち素子U2, U3の接続点、素子V 2. V3の接続点、及び素子W2. U3の接続点から3 相交流幾子U、V、Wが導出されている。すでに述べた 30 ように、コンデンサCP、CNの共通接続点が、各相ダ イオードの共通接続点、すなわちダイオードUP、UN の接続点、ダイオードVP、VNの接続点、及びダイオ ードWP、WNの接続点にそれぞれ接続されている。 【0006】図19を参照してゲート信号の発生過程に ついて説明する。(a)の正弦波はPWM弯圧指令回路 1から指令されるPWM電圧指令を示し、同図中の三角 波は3角波発生回路2によって発生される信号であり、 実練及び破線は周波数に対応する反転関係にあるキャリ ヤ信号である。(り)では比較回路3において正弦波が 40 ルス帽変調制御装置を提供することを目的とする。 実線の3角波キャリヤより小さいとき"0"、大きい時 "1"になるPWM信号を発生し、(c)では正弦波が 破線の三角波キャリヤより小さい時でので、大きい時 ~1°になるPWM信号を発生する。(a)はゲート信 号発生回路4Uによって発生されるU相アームの第1の スイッチング素子U1用のゲート信号を示すものであっ て. (b) 信号が 1~で. かつ、(c) 信号が 1. のとき `l` (オン) になるPWM信号である。(e) は第2のスイッチング素子U2用のゲート信号であっ

信号に相当する。(『)は第3の素子U3用のゲート信 号であって、(d)に示す第1のゲート信号の反転信号 に相当する。(g)は第4の素子用のゲート信号であっ て、(b)信号が「0~で、かつ、(c)信号が"0~ のとき「1~になるPWM信号である。

【0007】以上はU相素子のためのゲート信号生成過 程についての説明であるが、V相及びW相の素子のため のゲート信号も上記に準じて相互に所定の位相差をもっ て生成される。

【0008】以上のようにして生成されるゲート信号に より素子U1~U4をゲート制御することによって、イ ンバータ6のU相には図19(h)に示すようなPWM 交流電圧が発生する。この波形に従って素子U1、U2 がオンすると、正電圧が発生し、U2、U3がオンする と"()" 電圧が、U3、U4がオンすると負電圧が発生 し、これ以外のモードは無いことが分かる。

【0009】以上、U相について説明したが、V、W相 は位組がし相から120 ずれたタイミング関係をもっ て動作するだけで、動作の内容はU組と同一である。

[0010] 【発明が解決しようとする課題】以上説明したようにゲ ート信号生成回路4とゲート信号アンプ5の接続には、 単相2レベルインバータで4本、3相2レベルインバー タで6本、単組3レベルインバータで8本、3組3レベ ルインバータで12本のゲート信号任送線が必要であ り、例えば車両に搭載されるインバータなど、一般に大 容量インバータでは、主回路がノイズ発生源となり得る ので、ゲート信号の伝送に電磁ノイズの影響を受けない 光ケーブルを用いたりして副御回路にフィズの影響が無 いように電気的に絶縁する。またゲート信号ケーブルに ノイズの影響のない光ケーブルが使用される。シールド ケーブルを適用した場合は、フォトカプラで絶縁する。 このような適用システムにおいてゲート信号が多くなっ た場合、配線を間違えるとパワー素子を破壊する等、取 り扱いも難しく、高価な光ケーブルやシールドケーブル

【①①11】本発明はこのような従来擬寿の問題点を考 虚してなされたものであって、ゲート信号の並列出力数 またはゲート信号伝送用の信号伝送線を減少させ得るパ

を多用する必要が出てきて、回路も大型になる。

[0012]

【課題を解決するための手段】請求項1に係る発明は、 電力変換装置を構成する複数のスイッチング素子をパル ス帽変調制御するパルス帽変調制御装置において、出力 指令に基づいて生成されバルス幅変調された複数の並列 ゲート信号を直列ゲート信号に変換する並列-直列変換 回路と、この並列-直列変換回路から出力される直列ゲ ート信号及びこれに同期した同期クロック信号を送信側 から受信側へと伝送する信号伝送線と、この信号伝送線 て、第4のスイッチング素子U4用のゲート信号の反転 50 を介して伝送された直列ゲート信号をクロック信号と同

期する並列ゲート信号に変換する直列-並列変換回路 と、この直列-並列変換回路から出力される並列ゲート 信号を各スイッチング素子用のゲート信号に編成する編 成回路とを具備したことを特徴とするものである。

【0013】請求項2に係る発明は、請求項1に記載の パルス幅変調制御装置において、直列-並列変換回路及 び領成回路が各相毎に別個に設けられ、これら各相毎に 設けられた直列-並列変換回路及び領域回路が信号伝送 **椒を介して伝送された直列ゲート信号を並列に受信し、** 己組のゲート信号を再生することを特徴とするものであ る.

【0014】請求項3に係る発明は、請求項1に記載の パルス幅変調副御装置において、直列-並列変換回路及 び領成回路が各相毎に別個に設けられ、信号伝送線を介 して伝送された直列ゲート信号を各相毎に設けられた直 列-並列変換回路に直列に任送し、各組毎に信号処理し て自己相のゲート信号を再生することを特徴とするもの である。

パルス幅変調制御装置において、送信側にデータ比較回 路及び直列-並列変換回路が備えられ、信号伝送線を介 して伝送された直列ゲート信号を受信側に各相毎に設け られた複数の直列-並列変換回路を通流させた後、送信 側に設けられた直列-並列変換回路に帰還し、この直列 並列変換回路に帰還され並列信号に変換されたゲート 信号をデータ比較回路が送信側でもともと生成されたゲ ート信号と比較し、両者が一致するか否かをチェックす ることを特徴とするものである。

【0016】請求項5に係る発明は、請求項1に記載の 30 パルス幅変調制御装置において、信号伝送線を介して伝 送される直列データ信号の伝送フレームにゲート信号の 誤りを検出するためのゲート信号誤り検出フレームを付 加したことを特徴とするものである。

【0017】請求項6に係る発明は、請求項3に記載の パルス幅変調制御装置において、信号伝送線を介して伝 送される直列データ信号の任送フレームにゲート信号の 誤りを検出するためのゲート信号誤り検出フレームを各 相毎に付加したことを特徴とするものである。

【0018】請求項7に係る発明は、請求項1ないし6 46 のいずれかに記載のバルス帽変調制御装置において、ゲ ート信号がコード化されていることを特徴とするもので ある。

【①①19】請求項8に係る発明は、請求項1ないし6 のいずれかに記載のパルス幅変調制御装置において、受 信側にゲート信号異常をチェックするゲート信号異常チ ェック回路を備えたことを特徴とするものである。

【0020】請求項9に係る発明は、請求項4に記載の バルス幅変調制御装置において、帰還ゲート信号を受信 成する回路手段を設けたことを特徴とするものである。 【0021】請求項10に係る発明は、請求項1ないし 9のいずれかに記載のパルス幅変調制御装置において、 ゲート信号及びクロック信号を重畳し1本の信号伝送線 で伝送することを特徴とするものである。

[0022]

【発明の実施の形態】以下、発明の実施の形態について 説明する。図1は請求項1に係る発明の実施の形態を示 すものである。PWM電圧指令回路 1. 三角波発生回路 その受信した直列ゲート信号を各相毎に信号処理して自 10 2.比較回路3.及びゲート信号生成回路4により、可 変電圧・可変周波数の交流電圧を発生するためのゲート 信号を生成するところまでは、図20以下を参照して説 明した従来の回路と同様である。ゲート信号生成回路4 によって生成されたゲート信号はゲート信号保持回路1 ()によって、ゲート信号の送信完了まで一時保持され る。ゲート信号保持回路10の出力側に並列-直列変換 (以下、「P-S変換」という)回路12が設けられて おり、ここでゲート信号の並列一直列変換が行われる。 P-S変換回路12には同期フレームコード設定器11 【0015】語求項4に係る発明は、語求項3に記載の 20 も接続されており、この同期フレームコード設定器11 により個々のゲート信号データの前にフレーム同期させ るための同期フレームコードが設定される。

【0023】P-S変換回路12はP-S変換のために シフトレジスタを内蔵しており、同期フレームコード設 定器11によって設定された同期フレームコードとゲー ト信号保持回路10からのゲート信号保持信号データ を、タイミング発生回路13で発生されたプリセット信 号に墓づいてシフトレジスタにデータを取り込む。タイ ミング発生回路13は同期クロック信号をも発生し、送 信クロックに同期させ直列出力するシフトレジスタに接 続される。P-S変換回路12から出力される直列ゲー ト信号及びタイミング発生回路13から出力される同期 クロック信号はそれぞれ信号伝送線C1, C2を介して 送信側から受信側へと伝送される。P-S変換回路12 から出力された直列ゲート信号データは直列-並列変換 《以下、「S-P変換」という》回路 1.4 において同期 クロック信号に同期して内蔵のシフトレジスタに取り込 まれ、ここでS-P変換が行われる。このとき、S-P 変換回路 1.4 で受信した同期フレームコードのタイミン グを同期信号検出回路15によって検出しラッチタイミ ング信号をゲート信号保持レジスタ16に送出する。ゲ ート信号保持レジスタ16はそのラッチタイミング信号 に基づき、S-P変換回路14から出力される並列化さ れたゲート信号を保持し、各相のゲート信号を各相別の ゲート信号アンプ5 U、5 V、5 Wに分配する。とこ で、S-P変換回路14の出力側に設けられている同期 信号領出回路15及びゲート信号保持レジスタ16は請 求項1にいう編成回路を構成する。ゲート信号アンプ5 U~6Wはそれぞれ各相別にインバータ6の各組アーム 側の出力段に設けられたゲート信号アンブの出力から形 50 のスイッチング素子U1~U4,V1~V4,W1~W

4をゲート制御する。

【0024】図2は、図1におけるゲート信号生成回路 4からゲート信号保持レジスタ16に至る装置部分のより詳細な回路構成を示すものである。図1のP-S変換回路12は、ここでは2組のシフトレジスタ12a、12b及びORゲート12cによって構成されている。タイミング発生回路13は、狭義のタイミング発生回路13a及び切換回路13bからなっており、ラッチ信号、プリセット信号、及びシフト用クロック信号を発生する。S-P変換回路14は、2組のシフトレジスタ14a、14bによって構成され、同期信号検出回路15は、フレームコード検出回路15a、R/Sフリップフロップ15b、及びデータカウンタ15cからなっている。

【0025】ゲート信号生成回路4で生成されたゲート信号は、タイミング発生回路13aから出力されるラッチ信号によりゲート信号保持回路10に保持される。この保持されたゲート信号は図示しないパリティ生成回路やビットカウント回路に使用される。タイミング発生回路13により発生されるプリセット信号によりシフトレジスタ12bにゲート信号を設定する。同期フレームコードの8ビットが送出完了するとクロック信号が切換回路13bによりシフトレジスタ12aに切換えられ、同期フレームコード設定器11で設定された同期フレームコードに続いてゲート信号が送出される。2つのシフトレジスタ12a、12bの出力がORゲート12cを介してOR合成され、1本のシリアルデータ信号に集約されてS-P変換回路14に送出される。

【0026】S-P変換回路14においては、P-S変換回路12から送られてきたゲートデータ信号とタイミング発生回路13から送られてきたクロック信号を受信し、シフトレジスタ14aに入力された8ビットのゲート信号データは随時同期フレームコードとフレームコード検出回路15aでチェックされ、両者が一致したらRSフリップフロップ15bをセットし、データカウンタ15cを起動するとともにデータ用のシフトレジスタ14bのシフト入力を許可する。データカウンタ15cがゲート信号のデータ数だけ計数したらRSフリップフロップ15bをリセットし、シフトレジスタ14bのシフト入力を禁止するとともにゲート信号保持レジスタ16にデータをプリセットする。

【0027】図3(a)~(n)は以上の説明のタイムチャートであって、上記説明の処理が一定周期で繰り返される。すなわち、動作フェーズとして、フレーム送出期間Aとゲートデータ送出期間Bの2つのフェーズを設け(a)、送信側ではフレーム送出期間A中にPWM比較(b)、ゲート信号生成ラッチ(c)、さらにはパリティやビットカウントなどのデータチェック(d)、シフトレジスタ12aへのプリセット(e)を行い、クロック切換(f)に従って同期フレームデータ(g)がパ

イプライン制御をする。同期フレームデータ送信が完了すると、シフトレジスタ12bのクロックをゲートデータのシフトレジスタ12a側に切換えてゲート信号データ(h)を送出する。

【0028】他方、受信側では、シフトレジスタ14aでフレームデータ(g)を受信し、クロック信号(i)に同期してフレームコードを検出する(k)と、ゲート信号データをカウントするデータカウンタ15cが起動し(l)、同時にゲート信号データを受信するシフトレジスタ14bを許可するR/Sフリップフロップ15bがセットし許可すると、ゲート信号データは、シフトレジスタ14bに予め設定された数のゲート信号データが入力されるとR/Sフリップフロップ15bがリセットされ、シフトレジスタ14bは停止され(m)、ゲート信号保持レジスタ16にゲート信号データをプリセットする(n)。

【0029】図3のタイムチャートにおいて、動作周期がゲート信号のPWM波形の精度に関係するので一考すると、伝送速度1Mbpsで、同期フレーム8ビットにゲート信号データ12ビットの20ビットを単位として伝送するとすれば、ゲート信号の更新周期は20 μ sになる。IGBTなどのスイッチング素子のキャリヤの最大周波数が2kHzであるとすると、500 μ sでこのキャリヤ周波数を25倍の分解能でゲート信号が更新されるため充分実用性のあるものである。

【0030】図1~3を参照して述べた請求項1に係る発明の実施の態様によれば、複数のゲート信号を、クロック信号線とゲート信号線の2本の信号伝送線で伝送するため配線を簡素化することができる。

【0031】図4は請求項2に係る発明の実施の形態を 示すものである。図4の装置は、ゲート信号アンプ5 U, 5V, 5WがU, V, W各相毎に分散配置された場 合に好適な実施の形態を示すものである。送信側P-S 変換回路12から送信されるゲート信号及びクロック信 号を、各相毎に分割して設けられた3組のS-P変換回 路14a, 14b, 14cで並列に同時受信し、各相の S-P変換回路が受信信号の中から自己相のゲート信号 を抽出・生成するものである。この実施の形態では、各 相毎にS-Р変換回路14a, 14b, 14cを制御す るので、同期信号検出回路15及びゲート信号保持レジ スタ16も各相毎に同期信号検出回路15U, 15V, 15W及びゲート信号保持レジスタ16U, 16V, 1 6Wに分割されている。ゲート信号保持レジスタ16 U, 16V, 16Wの出力端が各相毎にゲート信号アン プ5U、5V、5Wに接続されている。原理的には、す でに述べた図1~図3の実施の形態と同様である。な お、この実施の形態においては、ゲート信号とクロック 信号を別々の信号伝送線で伝送するものとして図示され ている。しかし、両信号伝送線C1, C2をバス並列接 続として単一の信号伝送線として信号伝送をすることも

できる。

【0032】図4に示す請求項2に係る発明の実施の態様によれば、ゲート信号アンプ5がU, V, W各相毎に分散配置され、送信回路から送信されるゲート信号とクロック信号を各相で並列に同時受信し、その受信信号の中から自己相のゲート信号を抽出・生成する。したがって、ゲート信号伝送線とクロック信号伝送線を各相でバス並列接続とすることができ、信号伝送線の減少を達成することができる。

【0033】図5は請求項3に係る発明の実施の形態を示すものである。図5の装置においては、ゲート信号アンプ5U、5V、5WがU、V、W各相毎に分散配置された場合に、送信側のP-S変換回路12から送信されるゲート信号及びクロック信号が、各相のS-P変換回路14U、14V、14W(のシフトレジスタ)にシフトイン・シフトアウトになるように直列接続したもので、各相のS-P変換回路はシリアル伝送されるゲート信号の中から自己相のゲート信号を抽出・生成するものである。本実施の形態ではゲート信号及びクロック信号がそれぞれ各相のS-P変換回路を直列に通り、光ケーブルなど各相毎に分岐し難いシステムに向いている。

【0034】図5に示した請求項3に係る発明の実施の 態様によれば、ゲート信号アンプがU, V, W各相毎に 分散配置された場合に、送信回路から送信されるゲート 信号と各相のシフトレジスタにシフトイン/シフトアウ トになるように直列接続することにより、各相共通の直 列伝送信号から自己相のゲート信号を抽出・生成する。 したがって、光ケーブルなどの分岐し難いシステムに好 適なパルス幅変調制御装置を提供することができる。

【0035】図6は請求項4に係る発明の実施の形態を示すものである。請求項3の発明においてP-S変換回路12から送信されてきたゲート信号及びクロック信号をS-P変換回路以下の受信回路において、各相毎に設けられたS-P変換回路14U、14V、14Wを直列に通したあと、直列帰還信号として再び送信回路側に帰還し、付加的に設けられたS-P変換回路40において並列信号に変換し、これをゲート信号生成回路4で生成した当初のゲート信号とデータ比較回路41において比較し、両者が一致しているか否かを確信する。比較の結果、不一致の場合は不一致信号を出力し、たとえば比較回路3において全ゲートオフなどの保護対策をとる。この実施の形態では、送信データが途中で壊れていないかどうかをチェックし、データの信頼性を向上させることができる。

【0036】図6に示す請求項4に係る発明の実施の態様によれば、図5に示した請求項3に係る発明において、送信回路から送信されるゲート信号、クロック信号を各相のシフトレジスタを直列接続したあと送信回路に帰還し、それをもともとの送信データとが一致しているか否かを比較する比較回路を設け、不一致の場合は、た

とえば全ゲートオフするなどの保護対策に用いるものと する。したがって、送信データが途中で壊れていないか チェックすることができ、受信側の受信データの信頼性 を向上させることができる。

【0037】図7及び図8(a)ないし(c)は請求項5に係る発明の実施の形態を説明するものである。請求項1ないし4に係る発明においてデータの誤り検出のために、図8(a)に示すような一連の基本ゲート信号U1~W4を伝送する伝送フレーム上に、同図(b)に示すようにパリティビットPを付加したり、同図(c)に示すようにデータ値"1"のデータ数をカウントするビットカウントC0~C3を付加したりして、データの誤りが受信回路側で検出されたらデータが異常受信されたものと判断し、ゲート信号の更新をせずに前回のデータを使うなどの対策を講ずる。本実施の形態では異常ゲート信号の受信を受信回路側でするため、異常時の処理を迅速にし、システムの信頼性を向上させることができる。

【0038】請求項5に係る発明の実施の態様によれば、図7及び図8の(b),(c)において、請求項1ないし4に係る発明においてデータの誤り検出のために、パリティビットやビットカウント(データ1の数をカウント)などを伝送フレーム上に付加し、データの誤りが受信回路で検出されたらゲート信号データが異常受信されたものと判断し、ゲート信号の更新をせずに前回のデータを使うなどの処理を行う。したがって、異常ゲート信号の受信を受信側で判断するため異常時の処理を迅速に行い、システムの信頼性を向上させることができる。

【0039】図9は請求項6に係る発明の実施の形態を示すものである。図9に示したように、S-P変換回路 14a~14c以下の受信回路が各相毎に分散配置されている場合、各相毎に受信ゲート信号のパリティチェックを行うパリティチェック回路53a,53b,53cを設け、図8(d)に示すように各ゲート信号を伝送する伝送フレーム上に各相毎にパリティビットP1,P2,P3を付加してパリティチェックを行う。この実施の形態によれば、データの誤り検出を各相毎のゲート信号データに対して行うことによって、誤データ相のみに対して更新処理をしないようにするものである。

【0040】図9に示す請求項6に係る発明の実施の態様によれば、請求項5に係る発明において、データの誤り検出データを各相毎のゲート信号データに付加することによって、誤りを生じた相のゲート信号データのみを更新しないようにし、信号処理を簡素化することができる。

【0041】図10は請求項7に係る発明の実施の形態を説明するものである。この実施の形態は、請求項1ないし6に係る発明においてゲート信号をコード化してデータの圧縮化を図ったものである。図18に示す3レベ

(7)

ル3相インバータの場合、たとえばU相の4組のスイッ チング索子U1~U4のスイッチングに関するオン/オ フの組合せは、"0110"と"1100"と"001 1"の3種類しか存在しない。そこで、これらをそれぞ れ "O" 電圧、 "P" 電圧、 "N" 電圧というコード化 データに対応させる。

【0042】図11はU相スイッチング素子U1~U4 の3レベル制御におけるゲート信号を説明する図であ る。3レベル制御の場合、基本的には各スイッチング素 子を別々のゲート信号で制御する。しかし、ゲート信号 のパターンは、ゲートオフに相当する0電圧は "011 0"、+電圧(P)は"1100"、-電圧(N)は "0011"という3種類のパターンしか持っていな い。運転準備中や異常検出時などは全ゲートオフ"00 00"とするので、これを加えても全部で4パターンし か存在しない。この4パターンを"0,1,2,3"と すると、これを2ビットでコード化して"00,01, 10,11"と表現することができる。かくして各相ゲ ート信号は、いままで述べてきた4ビット信号に代わっ て、図12に示すように、各相2ビット、すなわちU相 はUd, Uu、V相はVd, Vu、W相はWd, Wuの 各2ビットで足りることになる。

【0043】図10~12に示す請求項7に係る発明の 実施の態様によれば、図1ないし図9に示す請求項1な いし6に係る発明において、ゲート信号をコード化して データを圧縮することにより、4ビットのゲート信号デ ータを2ビットに圧縮して伝送することができ、ここに データ長の短縮を図り、伝送サイクルの高速化を達成す ることができる。

【0044】図13は請求項8に係る発明の実施の形態 を示すものである。請求項1ないし6において受信側に 各相毎に受信ゲート信号の異常をチェックするゲート信 号異常チェック回路80U,80V,80Wを付加した ものである。このゲート信号異常チェック回路は、ゲー ト信号など0電圧(0110)、+電圧(1100)、 -電圧(0011)、全ゲートオフ(0000)以外の パターンのゲート信号ではインバータ6のパワースイッ チング索子を破壊する原因になるため、上記4パターン のゲート信号以外は異常であるものとして、ゲート信号 の更新をしないようにするものである。

【0045】図13に示す請求項8に係る発明の実施の 態様によれば、請求項1ないし6において、ゲート信号。 異常チェック回路を付加することにより、できるかぎり の素子破壊の防止を図ることができる。

【0046】図14は請求項9に係る発明の実施の形態 を示すものである。この実施の形態では、図6において S-P変換回路14Wから得た帰還ゲート信号を、ゲー ト信号アンプラリの出力端から得るものである。この実 施の形態はゲート信号アンプの出力信号を監視し、この 信号をゲート帰還インターフェース92でゲート信号ア

ンプ出力をロジックレベルに逆変換し、ゲート帰還レジ スタ93で一時ゲート帰還データを保持し、P-S変換 回路94で並列データを直列データに変換し、送信回路 に帰還させる。送信回路では前回送信したゲート信号を 一時バッファに保持しておき、ゲート帰還信号をS-P 変換回路90で受信した信号をS-P変換回路90で並 列データに変換し、それをゲート信号保持回路10に保 持されたゲート信号と比較回路91で比較し、ゲート信 号の最終回路で異常がないか否かを監視する。ゲート信 号アンプから出力されるパワースイッチング素子直前の ゲート信号を監視することにより、パワースイッチング 素子が破壊した場合、ゲート信号は素子を通して短絡状 態になる場合が多く、送信側ではゲートオン信号を出し ているにも関わらずゲート信号アンプから出力されるゲ ート信号がオンレベルにならないとき、ゲート帰還信号 がオフとして送信側に帰還されるため、送信側でパワー スイッチング素子の破壊異常を検知することができる。 【0047】図14に示す請求項9に係る発明の実施の 態様によれば、図6に示した請求項4に係る発明の実施 の態様において、パワースイッチング素子に供給される 直前のゲート信号を監視し、ゲート信号オンにしている にも関わらずオンレベルにならないとき、ゲート帰還信 号がオフとして送信側に帰還されるため、パワースイッ チング素子が壊れたことを送信側で検出することができ る。

【0048】図15は請求項10に係る発明の実施の形 態を示すものである。この実施の形態では、図1ないし 14に示す実施の形態においてゲート信号を直列伝送す るためにゲート信号データと同期クロック信号を分離し て2本の信号伝送線で伝送していたが、本実施の形態に おいては、ゲート信号データに同期クロックデータを重 畳し、データ信号を1本の信号伝送線C3で伝送するよ うにしたものである。図15の装置において、送信デー タの送信側出力端となるP-S変換回路12から出力さ れるゲート信号とタイミング生成回路13から出力され る同期クロック信号を排他的論理和 (EXOR) 回路1 01に通してダイパルス変調信号を発生し、それをドラ イバ102及び1本の信号伝送線C3を介して受信側に 伝送され、受信側でレシーバ103により受信される。 この受信信号は同期クロック抽出回路104に導入され る。同期クロック抽出回路104はPLL回路を内蔵し ており、そこで同期フレーム送信期間にクロック成分を 抽出して受信クロックを生成し、このクロックとゲート 信号データを排他的論理和回路EXOR107を通すこ とによりゲート信号データを再生する。以下の信号処理 は、図7の装置に準じて行われる。

【0049】図16は図15の装置におけるゲート信号 データ伝送のタイムチャートを示すものである。図16 に示すように、一連の送信データは同期フレームデータ とゲート信号データからなり、時間軸におけるTO~T

14が同期フレームであり、T16~T40がゲート信号データである。P-S変換回路12から出力される送信データ(a)と、タイミング生成回路13から出力される送信データ(a)と、タイミング生成回路101に通すことによりダイバルス変調信号(c)を得る。なお、図には便宜上、本来得られるEXOR論理を反転した信号すなわち「一致信号」として示している。このダイバルス変調信号から同期クロック抽出回路104によりそれに同期した同期クロック信号とレシーバ103の出力すなわちダイバルス変調信号(c)とのEXORをEXOR回路107によって求めることにより、送信データを再生(e)には図16(a)に示すように同期フレームとゲート信号データが含まれている。

【0050】図15.16に示す装置においては、請求項1から9においてゲート信号を直列伝送するためにデータとクロックを分離して2本の配線で伝送していたが本発明はデータ信号にクロック成分を重畳させデータ信号を1本にしたものである。図13において送信データの出力と送信クロックを排他的論理知する回路EXOR(101)でダイバルス変調信号を発生する。またこれを受信する回路では同期フレーム送信期間でクロック成分をPLL回路で抽出し、受信クロックを生成し、このクロックとゲート信号データを排他的論理回路EXOR(107)をとるとゲート信号データが再生する。

【0051】図15.16に示す請求項10に係る発明の実施の態様によれば、ゲート信号データにクロック信号を重畳することにより、両信号を1本の信号伝送線によって伝送することができ、ここに配線数の最少化を達成することができる。

[0052]

【発明の効果】ゲート信号を送信側から受信側へ伝送するのに従来3本以上の信号伝送線を用いていたが、本発明によれば2本または1本の信号伝送線で足りることになり、ここに省配線化を達成し、それに付随して回路の小型化を達成し、かつ誤配線によるパワースイッチング素子の破壊を防止することができる。

【図面の簡単な説明】

【図1】請求項1に係る発明によるバルス幅変調制御装置のブロック図。

【図2】図1の装置の要部の詳細を示すブロック図。

【図3】図1及び図2の装置の動作を説明するためのタイムチャート。

【図4】請求項2に係る発明によるバルス幅変調制御装置のブロック図。

【図5】請求項3に係る発明によるバルス幅変調制御装置のブロック図。

【図6】請求項4に係る発明によるパルス幅変調制御装置のブロック図。

【図7】請求項5に係る発明によるバルス幅変調制御装置のブロック図。

【図8】請求項5及び請求項6に係る発明に関連して伝送フレーム構成を説明する図。

【図9】請求項6に係る発明によるパルス幅変調制御装置のブロック図。

【図10】請求項7に係る発明を説明するタイムチャート

【図11】請求項7に係る発明に関連してゲート信号の コード化を説明する図表。

【図12】請求項7に係る発明に関連してゲート信号の同期フレーム構成を説明する図。

【図13】請求項8に係る発明によるパルス幅変調制御装置のブロック図。

【図14】請求項9に係る発明によるパルス幅変調制御装置のブロック図。

【図15】請求項10に係る発明によるパルス幅変調制 御装置のブロック図:

【図16】図15の装置の動作を説明するためのタイム チャート。

【図17】従来技術によるパルス幅変調制御装置のブロック図。

【図18】3レベル3相ブリッジインバータのゲート信号生成回路の一例を示すブロック図。

【図19】図18の装置の動作を説明するためのタイム チャート。

【符号の説明】

- 1 PWM電圧指令回路
- 2 三角波発生回路
- 3 比較回路
- 4 ゲート信号生成回路·
- 5 ゲート信号アンプ

5U, 5V, 5W 各相別ゲート信号アンプ

- 6 3相ブリッジ形インバータ
- 10 ゲート信号保持回路
- 11 同期フレームコード設定回路
- 12 P-S変換回路
- 12a, 12b シフトレジスタ
- 13 タイミング発生回路
- 13a タイミング発生回路
- 13b 切換回路
- 14 S-P変換回路
- 14U, 14V, 14W 各相別S-P変換回路
- 14a, 14b シフトレジスタ
- 15 同期信号検出回路
- 15U, 15V, 15W 各相別同期信号検出回路
- 15a フレームコード検出回路
- 15b R/Sフリップフロップ
- 16 ゲート信号保持レジスタ
- 16U, 16V, 16W 各相別ゲート信号保持レジス

9


- 40 S-P変換回路
- 41 データ比較回路
- 50 パリティ発生回路
- 51 ビットカウンタ
- 52 ゲートバッファレジスタ
- 52U, 52V, 52W 各相別ゲートバッファレジス

9


- 53 パリティチェック回路
- 54 ビットカウントチェック回路
- 80U, 80V, 80W 各相別ゲート信号異常チェック回路

- 90 S-P変換回路
- 91 比較回路
- 920 ゲート信号帰還インターフェース
- 930 ゲート信号帰還レジスタ
- 94U, 94V, 94W 各相別P-S変換回路
- 101 排他的論理和 (EXOR) 回路
- 102 ドライバ
- 103 レシーバ
- 104 同期クロック抽出回路
- 105 排他的論理和(EXOR)回路
- C1, C2 信号伝送線





【図2】





【図8】


【図11】

	コード館	ピットコード
全ゲートオフ	0	00
0 電圧 O	1	01
十覧圧 P	2	. 10
-電圧 N	3	11


【図12】










(m)シフト レジスタ











| The part of th

P·S 変換回路




【図16】

W相



【図18】



【図19】

